⑩日本国特許庁(JP)

① 特許出額公開

⑩公開特許公報(A)

昭62-256516

@Int_Cl_4

識別記号

庁内整理番号

◎公開 昭和62年(1987)11月9日

H 03 H 17/06

7530 - 5J

審査請求 未請求 発明の数 1 (全4頁)

ベースバンド伝送用フイルタ装置 公発明の名称

> 頭 昭61-99671 の特

頤 昭61(1986)4月30日 砂出

真 佐藤 位発 明 者

東京都目黒区下目黒2丁目3番8号 松下電送株式会社内 東京都目黒区下目黒2丁目3番8号 松下電送株式会社内

富樫 光夫 仓発 明 渚 松下電送株式会社 ①出 顋

東京都目黒区下目黒2丁目3番8号

弁理士 中尾 敏男 ②代 理 人

外1名

1. 発明の名称

ペースパンド伝送用フィルタ装置

2. 特許請求の範囲

1ピットのディジタル信号を順次シフトして所 定のタップ数の信号を出力するシフトレジスタと、 前記シフトレジスタからの出力信号をそれぞれ所 定のタップ係数により演算して所定のビット数の ディジタル信号を算出するリードオンリメモリと、 前記リードオンリメモリからのディジタル信号を アナログ信号に変換する D/A 変換器とを有する ベースパンド伝送用フィルタ装置。

3. 発明の詳細な説明

産業上の利用分野

本発明は、ディジタル信号多重放送等に用いら れるペースパンド信号のスペクトル整形用フィル ≠装置に関する。

従来の技術

従来のとの様の装置は、第4図に示すようにデ ィジタル信号入力端子 1 と、 D / A 変換器 2 と、

アナログ フィルタ 3 と、ラインドライバーアンプ 4 と、信号出力端子 5 により構成され、誤り訂正 検出符号化された1ピットのディジタル信号がデ ィジタル信号入力端子1から入力すると、 D/A 変換器 2 で伝送路の信号電圧レベルの方形波信号 に変換し、その方形故信号をアナログフィルタ 3 を通してスペクトル整形し、ラインドライバーブ ンプ4を介して信号出力端子5より出力していた。 アナログフィルタ3は、抵抗,コンデンサ,コ イルたどの受動部品とオペアンブを組み合わせた アクティブ型フィルタもしくは、受動部品のみを 組み合わせたパッシブ型フィルタが用いられ、符 号間干渉を補償する目的ではコサインロールオフ 型の振幅特性を持たせることが多かった。(例え ば、テレビジョン学会誌 Vol.39,Na9(1985) P822~825。日本放送協会獨「放送方式」P214 - 219).

発明が解決しようとする問題点

しかし、従来の構成によれば、アナログフィル タに用いられる受動常子パラメータの温度変動に よりフィルタ特性が変化したり、複雑な振幅特性のフィルタを異現することが困難であり、また位相特性が線形のフィルタを実現することが困難であるという問題点がある。

上述の問題は、アナログフィルタの欠点と同様 に、フィルタをアナログ素子で構成するために発生する。との問題点は、アナログ素子のフィルタ 装置を恒温標の中に配置し、かつ提幅特性、位相 特性については適応型の等化器を用いることによ り解決することができるが、この場合には装置が 大規模になり、また調整が極めて複雑になるとい り新たな問題が発生する。

次にフィルタ部を通常のnビット入力。nビット出力ディジタルフィルタで構成した場合、温度変化による特性変化の問題と、位相特性を線形にする問題は解決することができるが、複雑な振幅特性を実現するためには多くのタップ数が必要であり、回路規模が大きくなり、又積和回路を中心とする複雑な信号処理が必要になるといった折たな問題が発生する。

力することが可能となり(例名は 512 K bit (64K×8bit)のROMを用いれば16 タップのデータを同時に入力することができる。)、したがってディジタルフィルタの構成に必要な各タップデータとタップ係数の乗算を行う乗算器と、その結果の総和を求める加算器の機能をテープルルックアップの手法でROMにより行わせることができる。

また、本発明によれば位相が線形であり、複雑 な振幅特性が実現でき、温度変化にの影響を受け ず、かつ回路規模を小さくするととができる。

実施例

An angular and the first term of the second of the second

以下、図面を参照して本発明の実施例を説明する。第1図は本発明に係るペースパンド伝送用フィルタ装置の一実施例を示すプロック図であり、 タップ数もが7個の場合を示す。

第1図にないて、9はクロック信号 C K の入力 端子、10は1ビットのディジタル信号 Din の 入力端子、11:,11:......14 はクロック信号CK 及び1ビットのディジタル信号 Din が入力する 本発明は、上述の問題点に整み、温度変化に対するフィルク特性の変化が無く、位相特性が規形であり、 複雑な振幅特性を実現することができ、かつ回路規模が小さいペースパンド伝送用フィルタ装置を提供することを目的とする。

問題点を解決するための手段

本発明は上記問題点を解決するため、ペースパンド 伝送用ではディジタル入力が 1 ビットである ことに着目し、1 ビットの入力信号を頑太シット して所定のタップ数の信号を出力するシフトレジスタと、シフトレジスタの出力信号をそれぞれ所 定のタップ係数により演算して所定のビット数の信号を算出するリードオンリメモリを備えたディジタルフィルタの構成としたことを特徴とする。

作用

本発明は上述の構成によって、ディジタルフィルタの入力が1ビットであるために、遅延回路部であるシフトレジスタにより各タップデータのビット数が1ビットとなり、全タップデータを同時にリードオンリメモリ(ROM)のアドレスへ入

6(t-1)個のラッチ、12 はラッチ 111~114 により構成されて信号 Din を順次シフトナる遅延回路を構成するシフトレジスタ、13 はアドレス信号 A1~A7として入力したディジタル信号 Din 及びラッチ 111~114の出力(タップデータ)にそれぞれタップ係数 C1~C7 を乗算し、その総和を算出して 8 ビットのディジタル信号を出力するリードオンリメモリ(ROM)である。尚、タップ係数 C1~C7 は所望のフィルタ特性に応じて予め選択される。

また、14 は ROM 13からの8ビットのディジタル信号をアナログ信号に変換する D/A 変換器、15 は D/A 変換器 14 の出力信号に含まれる高額成成分をカットするローパスフィルタ(LPF)、16 は出力インピーダンスを低くするためのラインドライパーアンブ(Amp)、17 はデータ信号入力端子である。

次に上記簿成に係る実施例に動作を第2図及び 第3図をお照して説明する。

第2四に示すように、クロック信号 CK に同期

特開昭62-256516 (3)

した 1 ビットのディジタル信号 Din がシフトレジスタ 1 2 に入力すると、信号 A 1 ~ A 7 に示すようにラッチ 1 I1~1 Is によりクロック信号に同期してシフトされる。次に、ROM 13 ではテープルルックアップノモリの手法により式

$$D_1 \sim s = \int_{n=1}^{1} A_n \times C_n$$

の資算が実行される。

ROM 13からの8ビットのディジタル信号Di~aはD/A変換器14により、第2図に示すようなアナログ信号D/Aontに変換される。ととて、この信号D/Aoutには第3図下段に示すように、信号aのほかにディジタルフィルタのクロック周校数「cの整数倍に相当する周族数の両サイドに広がる高闘波成分 bが存在する。したがって、この高闘波成分 bが第3図上段に示す振幅特性 cを有する LPF 15によりカットされて第2図に示すようを信号DATAoutに整形され、Amp 16を介して端子17に出力される。

以下、本発明の一実施例を説明したが、本発明

13… リードオンリメモリ、14… D/A 変換器。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

は上記実施例に限定されるものでなく、例えばフィルタのタップ数は所望のフィルタ特性によって 増成することができ、また R:O M 13 の入出力ビット数及び D / A 変換器 14の入力ビット数は、 出力信号の精度により任意選択することができる。


発明の効果

以上の説明から明らかなように、本発明は1ビット入力、複数ビット出力のディジタルフィルタとし、そのディジタルフィルタをシフトレジスタとROMで構成するととにより、温度変化により、フィルタ特性の変化が無く、位相特性が顔形であり、また複雑な振幅特性を実現することができるという効果を有するものである。


4. 図面の簡単な説明


第1図は本発明の一実施例を示すベースパンド 伝送用フィルタ装置のブロック図、第2図は第1 図の要部信号波形図、第3図は第1図の要部周故 数特性図、第4図は従来例のブロック図である。

111~116 … ラッチ、12… シフトレジスタ、



預開日62-256516 (4)





第 4 図

